इन्स्टिच्युट अफ माइक्रोइलेक्ट्रोनिक्सका शिक्षाविद् लिउ मिङद्वारा विकसित र डिजाइन गरिएको नयाँ प्रकारको हाफनियम-आधारित फेरोइलेक्ट्रिक मेमोरी चिप २०२३ मा IEEE अन्तर्राष्ट्रिय सोलिड-स्टेट सर्किट सम्मेलन (ISSCC) मा प्रस्तुत गरिएको छ, जुन एकीकृत सर्किट डिजाइनको उच्चतम स्तर हो।
उपभोक्ता इलेक्ट्रोनिक्स, स्वायत्त सवारी साधन, औद्योगिक नियन्त्रण र इन्टरनेट अफ थिंग्सको लागि किनारा उपकरणहरूमा SOC चिपहरूको लागि उच्च-प्रदर्शन इम्बेडेड नन-वाष्पशील मेमोरी (eNVM) को उच्च माग छ। फेरोइलेक्ट्रिक मेमोरी (FeRAM) मा उच्च विश्वसनीयता, अल्ट्रा-कम पावर खपत, र उच्च गतिका फाइदाहरू छन्। यो वास्तविक समयमा ठूलो मात्रामा डेटा रेकर्डिङ, बारम्बार डेटा पढ्ने र लेख्ने, कम पावर खपत र एम्बेडेड SoC/SiP उत्पादनहरूमा व्यापक रूपमा प्रयोग गरिन्छ। PZT सामग्रीमा आधारित फेरोइलेक्ट्रिक मेमोरीले ठूलो मात्रामा उत्पादन हासिल गरेको छ, तर यसको सामग्री CMOS प्रविधिसँग असंगत छ र संकुचन गर्न गाह्रो छ, जसले गर्दा परम्परागत फेरोइलेक्ट्रिक मेमोरीको विकास प्रक्रिया गम्भीर रूपमा बाधा पुगेको छ, र एम्बेडेड एकीकरणलाई छुट्टै उत्पादन लाइन समर्थन चाहिन्छ, ठूलो मात्रामा लोकप्रिय बनाउन गाह्रो छ। नयाँ हाफनियम-आधारित फेरोइलेक्ट्रिक मेमोरीको लघुता र CMOS प्रविधिसँग यसको अनुकूलताले यसलाई शिक्षा र उद्योगमा साझा चिन्ताको अनुसन्धान केन्द्र बनाउँछ। हाफनियम-आधारित फेरोइलेक्ट्रिक मेमोरीलाई नयाँ मेमोरीको अर्को पुस्ताको महत्त्वपूर्ण विकास दिशाको रूपमा मानिएको छ। हाल, हाफनियम-आधारित फेरोइलेक्ट्रिक मेमोरीको अनुसन्धानमा अझै पनि अपर्याप्त एकाइ विश्वसनीयता, पूर्ण परिधीय सर्किटको साथ चिप डिजाइनको अभाव, र चिप स्तर प्रदर्शनको थप प्रमाणीकरण जस्ता समस्याहरू छन्, जसले eNVM मा यसको प्रयोगलाई सीमित गर्दछ।
एम्बेडेड हाफ्नियम-आधारित फेरोइलेक्ट्रिक मेमोरीले सामना गर्ने चुनौतीहरूलाई लक्षित गर्दै, इन्स्टिच्युट अफ माइक्रोइलेक्ट्रोनिक्सका शिक्षाविद् लिउ मिङको टोलीले CMOS सँग मिल्ने हाफ्नियम-आधारित फेरोइलेक्ट्रिक मेमोरीको ठूलो-स्तरीय एकीकरण प्लेटफर्ममा आधारित मेगाब-म्याग्निच्युड FerRAM परीक्षण चिप डिजाइन र कार्यान्वयन गरेको छ, र १३०nm CMOS प्रक्रियामा HZO फेरोइलेक्ट्रिक क्यापेसिटरको ठूलो-स्तरीय एकीकरण सफलतापूर्वक पूरा गरेको छ। तापक्रम सेन्सिङको लागि ECC-सहायता प्राप्त लेखन ड्राइभ सर्किट र स्वचालित अफसेट उन्मूलनको लागि संवेदनशील एम्पलीफायर सर्किट प्रस्ताव गरिएको छ, र १०१२ चक्र स्थायित्व र ७ns लेखन र ५ns पढ्ने समय प्राप्त गरिएको छ, जुन अहिलेसम्म रिपोर्ट गरिएको उत्कृष्ट स्तर हो।
"१०१२-साइकल एन्ड्युरेन्स र ५/७ns ECC-असिस्टेड डाटा रिफ्रेस प्रयोग गरेर पढ्ने/लेख्ने ९-Mb HZO-आधारित Embedded FeRAM" भन्ने पेपर नतिजा र अफसेट-क्यान्सल्ड सेन्स एम्पलीफायरमा आधारित छ "ISSCC २०२३ मा चयन गरिएको थियो, र सम्मेलनमा प्रदर्शन गरिने ISSCC डेमो सत्रमा चिप चयन गरिएको थियो। याङ जियाङगुओ पेपरका पहिलो लेखक हुन्, र लिउ मिङ सम्बन्धित लेखक हुन्।
सम्बन्धित कार्यलाई चीनको राष्ट्रिय प्राकृतिक विज्ञान प्रतिष्ठान, विज्ञान तथा प्रविधि मन्त्रालयको राष्ट्रिय प्रमुख अनुसन्धान तथा विकास कार्यक्रम र चिनियाँ विज्ञान प्रतिष्ठानको बी-क्लास पाइलट परियोजनाले सहयोग गरेको छ।
(९ मेगाबाइट हाफनियम-आधारित FeRAM चिप र चिप प्रदर्शन परीक्षणको तस्बिर)
पोस्ट समय: अप्रिल-१५-२०२३
