SPC5634MF2MLQ80 32-बिट माइक्रोकन्ट्रोलरहरू - MCU NXP 32-bit MCU, पावर आर्क कोर, 1.5MB फ्ल्यास, 80MHz, -40/+125degC, अटोमोटिभ ग्रेड, QFP 144
♠ उत्पादन विवरण
| उत्पादन विशेषता | विशेषता मान |
| निर्माता: | NXP |
| उत्पादन कोटि: | 32-बिट माइक्रोकन्ट्रोलरहरू - MCU |
| RoHS: | विवरणहरू |
| शृङ्खला: | MPC5634M |
| माउन्टिङ शैली: | SMD/SMT |
| प्याकेज/केस: | LQFP-144 |
| कोर: | e200z3 |
| कार्यक्रम मेमोरी साइज: | 1.5 MB |
| डाटा RAM आकार: | ९४ kB |
| डाटा बस चौडाइ: | ३२ बिट |
| ADC संकल्प: | २ x ८ बिट/१० बिट/१२ बिट |
| अधिकतम घडी आवृत्ति: | 80 मेगाहर्ट्ज |
| I/Os को संख्या: | 80 I/O |
| आपूर्ति भोल्टेज - न्यूनतम: | 1.14 V |
| आपूर्ति भोल्टेज - अधिकतम: | १.३२ वी |
| न्यूनतम परिचालन तापमान: | - 40 सी |
| अधिकतम परिचालन तापमान: | + 150 C |
| योग्यता: | AEC-Q100 |
| प्याकेजिङ: | ट्रे |
| एनालग आपूर्ति भोल्टेज: | ५.२५ V |
| ब्रान्ड: | NXP अर्धचालक |
| डाटा RAM प्रकार: | SRAM |
| I/O भोल्टेज: | ५.२५ V |
| नमी संवेदनशील: | हो |
| उत्पादन: | MCU |
| उत्पादन प्रकार: | 32-बिट माइक्रोकन्ट्रोलरहरू - MCU |
| कार्यक्रम मेमोरी प्रकार: | फ्ल्यास |
| कारखाना प्याक मात्रा: | 60 |
| उपश्रेणी: | माइक्रोकन्ट्रोलरहरू - MCU |
| वाचडग टाइमरहरू: | वाचडग टाइमर |
| भाग # उपनाम: | ९३५३१११०९१५५७ |
| एकाइ वजन: | १.३१९ ग्राम |
♠ 32-बिट माइक्रोकन्ट्रोलरहरू - MCU
यी ३२-बिट अटोमोटिभ माइक्रोकन्ट्रोलरहरू प्रणाली-अन-चिप (SoC) यन्त्रहरूको परिवार हुन् जसमा MPC5500 परिवारका सबै सुविधाहरू र धेरै नयाँ सुविधाहरू समावेश छन् जसमा उच्च कार्यसम्पादन 90 nm CMOS टेक्नोलोजीको साथमा प्रति सुविधा लागतमा पर्याप्त कमी र महत्त्वपूर्ण छ। प्रदर्शन सुधार।यस अटोमोटिभ कन्ट्रोलर परिवारको उन्नत र लागत-कुशल होस्ट प्रोसेसर कोर पावर आर्किटेक्चर® प्रविधिमा निर्मित छ।यस परिवारले इम्बेडेड अनुप्रयोगहरूमा वास्तुकलाको फिट सुधार गर्ने परिवर्द्धनहरू समावेश गर्दछ, डिजिटल सिग्नल प्रशोधन (DSP) को लागि अतिरिक्त निर्देशन समर्थन समावेश गर्दछ, टेक्नोलोजीहरू एकीकृत गर्दछ — जस्तै परिष्कृत समय प्रोसेसर इकाई, परिष्कृत लाइन एनालग-देखि-डिजिटल कन्भर्टर, कन्ट्रोलर एरिया नेटवर्क, र। एक परिष्कृत मोड्युलर इनपुट-आउटपुट प्रणाली - जुन आजको तल्लो-अन्त पावरट्रेन अनुप्रयोगहरूको लागि महत्त्वपूर्ण छ।यो यन्त्र परिवार Freescale को MPC5500 परिवारको लागि पूर्ण रूपमा उपयुक्त विस्तार हो।यन्त्रमा 94 KB अन-चिप SRAM सम्म र 1.5 MB सम्मको आन्तरिक फ्ल्यास मेमोरी सम्मिलित मेमोरी पदानुक्रमको एकल स्तर छ।उपकरणमा 'क्यालिब्रेसन' को लागि बाह्य बस इन्टरफेस (EBI) पनि छ।यो बाह्य बस इन्टरफेस MPC5xx र MPC55xx परिवारहरूसँग प्रयोग हुने अधिकांश मानक सम्झनाहरूलाई समर्थन गर्न डिजाइन गरिएको हो।
• सञ्चालन प्यारामिटरहरू
- पूर्ण रूपमा स्थिर सञ्चालन, 0 MHz- 80 MHz (प्लस 2% फ्रिक्वेन्सी मोडुलेशन - 82 MHz)
—-40 ℃ देखि 150 ℃ जंक्शन तापमान सञ्चालन दायरा
- कम शक्ति डिजाइन
- ४०० मेगावाट भन्दा कम पावर डिसिपेसन (नाममात्र)
- कोर र बाह्य उपकरणहरूको गतिशील शक्ति व्यवस्थापनको लागि डिजाइन गरिएको
- बाह्य उपकरणहरूको सफ्टवेयर नियन्त्रित घडी गेटिङ
- कम पावर स्टप मोड, सबै घडीहरू रोकिएको साथ
- 90 एनएम प्रक्रियामा निर्मित
- 1.2 V आन्तरिक तर्क
- कोरको लागि 3.3 V र 1.2 V प्रदान गर्न आन्तरिक नियामकको साथ 5.0 V -10％/+5% (4.5 V देखि 5.25 V) को एकल बिजुली आपूर्ति।
- 5.0 V -10％/+5% (4.5 V देखि 5.25 V) दायराका साथ इनपुट र आउटपुट पिनहरू
- 35% / 65% VDDE CMOS स्विच स्तरहरू (हिस्टेरेसिसको साथ)
- चयन योग्य हिस्टेरेसिस
- चयन गर्न योग्य धेरै दर नियन्त्रण
- 3.3 V आपूर्ति द्वारा संचालित नेक्सस पिन
- EMI घटाउने प्रविधिहरूसँग डिजाइन गरिएको
- चरण-लक लूप
- प्रणाली घडी आवृत्ति को आवृत्ति मोडुलन
- अन-चिप बाइपास क्षमता
- चयन गर्न मिल्ने दर र ड्राइभ बल
• उच्च प्रदर्शन e200z335 कोर प्रोसेसर
— ३२-बिट पावर आर्किटेक्चर बुक ई प्रोग्रामरको मोडेल
— चर लम्बाइ एन्कोडिङ संवर्द्धनहरू
- पावर आर्किटेक्चर निर्देशन सेटलाई वैकल्पिक रूपमा मिश्रित 16 र 32-बिट निर्देशनहरूमा एन्कोड गर्न अनुमति दिन्छ।
- सानो कोड साइजमा परिणामहरू
- एकल मुद्दा, 32-बिट पावर आर्किटेक्चर टेक्नोलोजी अनुरूप CPU
- आदेश कार्यान्वयन र सेवानिवृत्ति
- सटीक अपवाद ह्यान्डलिंग
- शाखा प्रशोधन इकाई
- समर्पित शाखा ठेगाना गणना योजक
- शाखा लुकहेड निर्देशन बफर प्रयोग गरेर शाखा प्रवेग
- लोड/स्टोर एकाई
- एक चक्र लोड विलम्बता
- पूर्ण रूपमा पाइपलाइन
- ठूलो र सानो Endian समर्थन
- गलत लगाइएको पहुँच समर्थन
- शून्य लोड-टु-प्रयोग पाइपलाइन बुलबुले
- बत्तीस 64-बिट सामान्य प्रयोजन दर्ताहरू (GPRs)
- मेमोरी व्यवस्थापन इकाई (MMU) 16-प्रविष्टि पूर्ण-सहयोगी अनुवाद लुक-साइड बफर (TLB) संग
- छुट्टै निर्देशन बस र लोड/स्टोर बस
- भेक्टर अवरोध समर्थन
- अवरोध विलम्बता < 120 ns @ 80 मेगाहर्ट्ज (इंटरप्ट अपवाद ह्यान्डलरको पहिलो निर्देशनको कार्यान्वयनमा अवरोध अनुरोधबाट मापन गरिएको)
